2025/04/20 更新

写真a

タダ　ジュウベエ
多田　十兵衛
TADA Jubee
職名
准教授

研究分野

  • 情報通信 / 計算機システム

出身大学

  • 東北大学  工学部  機械知能工学科

    1998年03月，卒業

出身大学院

  • 東北大学  情報科学研究科  情報基礎科学専攻

    博士課程，2003年03月，修了

取得学位

  • 博士(情報科学)，東北大学，2003年03月

所属学会・委員会

  • 情報処理学会

  • 電子情報通信学会

  • IEEE

 

研究テーマ

  • コンピュータアーキテクチャ
    演算器
    キャッシュメモリ

論文

  • MULHIキャッシュの設計および評価，電子情報通信学会論文誌，J85-D1(3) 274-285，2002年03月

    多田　十兵衛,多田十兵衛，仲池卓也，大庭信之，小林広明，中村維男

    共著（国内のみ）

  • An Interleaved Multiple-Hit Cache for Simultaneous Multithreaded VLIW Processors，Proceedings of the Third International Conference on Parallel and Distributed Computing, Applications and Technologies，25-32，2002年09月

    Jubei Tada, Hugo Kenji Pereira Harada, Kentaro Sano, Hiroaki Kobayashi, Tadao Nakamura

    共著（国内のみ）

  • An Instruction Cache Mechanism for Simultaneous Multithreaded VLIW Processors，International Journal of Asian Information-Science-Life，2(1) 45-55，2003年01月

    Jubei Tada, Hugo Kenji Pereira Harada, Kentaro Sano, Hiroaki Kobayashi, Tadao Nakamura

    共著（国内のみ）

  • A Sophisticated Multiplier in Advanced CMOS Technologies，Proceedings of The 21st International Technical Conference on Circuits/Systems, Computers and Communications，53-56，2006年07月

    Ryusuke Egawa, Jubei Tada, Tadao Nakamura, Gensuke Goto

    共著（国内のみ）

  • Future Design Strategy of Combinational Logic Circuits，Proceedings of The Fourth International Conference on Information, the Fourth Irish Conference on the Mathematical Foundations of Computer Science and Information Technology'06，110-113，2006年08月

    Ryusuke Egawa, Tasuku Ito, Tomoyuki Inoue, Jubei Tada, Ken-ichi Suzuki,Tadao Nakamura

    共著（国内のみ）

  • 3次元超音波撮像用像再生演算ハードウェア，高速信号処理応用技術学会誌，9(2) 43-49，2006年12月

    佐藤啓一,多田十兵衛,田村安孝

    共著（国内のみ）

  • Gain-based Delay Balancing Technique for Wave Pipelining，ITC-CSCC 2007，451-452，2007年07月

    Jubee Tada, Ryusuke Egawa, Keiichiro Sano, Gensuke Goto, Tadao Nakamura

    共著（国内のみ）

  • Scaling Effects in Combinational Logic Circuit Design，Information，10(5) 695-702，2007年09月

    Ryusuke Egawa, Tasuku Itoh, Tomoyuki Inoue, Ken-ichi Suzuki, Tadao Nakamura, Jubei Tada

    共著（国内のみ）

  • Parallel Image Reconstruction Operation by Dedicated Hardware for Three Dimensional Ultrasound Imaging， IEEE UFFC，1522-1525，2007年11月

    Keiichi Satoh,Jubei Tada, Hirotaka Yanagida, Yasutaka Tamura

    共著（国内のみ）

  • Complex Multiplier Suited for FPGA Structure，Proceedings of the 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2008)，341-344，2008年07月

    Keiichi Satoh, Jubee Tada, Kenta Yamaguchi, and Yasutaka Tamura

    共著（国内のみ）

  • Gain Based Delay Balancing in the Deep Submicron Era，Proceedings of the 23rd International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2008)，577-580，2008年07月

    Ryusuke Egawa, Jubee Tada, Hiroaki Kobayashi, and Gensuke Goto

    共著（国内のみ）

  • Three-dimensional ultrasonic imaging operation using FPGA，IEICE Electronics Express (ELEX)，6(2) 84-89，2009年01月

    Keiichi Satoh, Jubee Tada, and Yasutaka Tamura

    共著（国内のみ）

  • Evaluation of Fine Grain 3-D Integrated Arithmetic Units，IEEE International Conference on 3D System Integration (3D IC)，2009年09月

    Ryusuke Egawa, Jubee Tada, Hiroaki Kobayashi, Gensuke Goto

    共著（国内のみ）

  • Edge-Connected, Crossed-electrode Array Comprising Non-linear Transducers，2009 IEEE International Ultrasonics Symposium，2221-2224，2009年09月

    Ichiro Fujishima, Yasutaka Tamura, Hirotaka Yanagida, Jubee Tada, Tatsuhisa Takahashi

    共著（国内のみ）

  • Complex multiplier suited for FPGA structure，Journal of Communication and Computer，6(12) 55-62，2009年12月

    Keiichi Satoh, Jubee Tada, Yasutaka Tamura, Gensuke Goto

    共著（国内のみ）

  • A Middle-Grain Circuit Partitioning Strategy for 3-D Integrated Floating-Point Multipliers，IEEE International Conference on 3D System Integration (3D IC)，2012年01月

    Jubee Tada, Ryusuke Egawa, Kazushige Kawai, Hiroaki Kobayashi, Gensuke Goto

    共著（国内のみ）

  • Designing a 3D Stacked Vector Cache，Design, Automation & Test in Europe 2012 (DATE12)，2012年03月

    Ryusuke Egawa, Yusuke Endo, Jubei Tada, Hiroyuki Takizawa, Hiroaki Kobayashi, Gensuke Goto

    共著（国内のみ）

  • A Cache Replacement Algorithm Based on Dynamic Loop Detection，Proceedings of the 27th International Technical Conference on Circuits/Systems, Computers and Communications (ITC-CSCC 2012)，2012年07月

    Jubee Tada, Akihisa Abe

    共著（国内のみ）

  • Exploring Design Space of a 3D Stacked Vector Cache，The International Conference for High Performance Computing, Networking, Storage and Analysis (SC12)，2012年11月

    Ryusuke EGAWA, Yusuke Endo, Jubee Tada, Hiroyuki Takizawa, Hiroaki Kobayashi

    共著（国内のみ）

  • Exploring a Design Space of 3-D Stacked Vector Processors，Sustained Simulation Performance 2012，35-49，2012年10月

    Ryusuke Egawa, Jubee Tada, Hiroaki Kobayashi

    共著（国内のみ）

  • Performance Evaluation of 3D Stacked 32-bit Parallel Multipliers，International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2013)，57-62，2013年06月

    Jubee Tada

    共著（国内のみ）

  • Power and Performance Evaluation of 3-D Stacked Floating-point Multipliers，2013 IEEE Computer Society Annual Symposium on VLSI，218-223，2013年08月

    Jubee Tada, Ryusuke Egawa, Hiroaki Kobayashi

    共著（国内のみ）

  • Design of a 3-D Stacked Floating-Point Adder，IEEE International Conference on 3D System Integration (3DIC2013)，2013年10月

    Jubee Tada, Ryusuke Egawa, Hiroaki Kobayashi

    共著（国内のみ）

  • Vertically Integrated Processor and Memory Module Design for Vector Supercomputers，IEEE International Conference on 3D System Integration (3DIC2013)，2013年10月

    Ryusuke Egawa, Masayuki Sato, Jubee Tada, Hiroaki Kobayashi

    共著（国内のみ）

  • Performance evaluation of 3-D stacked 32-bit parallel multipliers，ACM SIGARCH Computer Architecture News，41(5) 89-94，2013年12月

    Jubee Tada

    単著

  • An Impact of Circuit Scale on the Performance of 3-D Stacked Arithmetic Units，IEEE International Conference on 3D System Integration (3DIC2014)，2014年12月

    Jubee Tada, Ryusuke Egawa, Hiroaki Kobayashi

    共著（国内のみ）

  • Design of a 3-D Stacked Floating-point Goldschmidt Divider，IEEE International Conference on 3D System Integration (3DIC2015)，2015年08月

    Jubee Tada, Ryusuke Egawa, Hiroaki Kobayashi

    共著（国内のみ）

  • A Cache Replacement Algorithm with Controlling Reference Counts，Proceedings of the Seventh International Conference on Information，2015年11月

    Jubee Tada

    単著

  • Effects of Stacking Granularity on 3D Stacked Floatingpoint Fused Multiply Add Units，Proceedings of International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2016)，73-78，2016年07月

    Jubee Tada, Maiki Hosokawa, Ryusuke Egawa, Hiroaki Kobayashi

    共著（国内のみ）

  • Effects of Stacking Granularity on 3-D Stacked Floating-point Fused Multiply Add Units，ACM SIGARCH Computer Architecture News，44(4) 62-67，2016年09月

    Jubee Tada, Maiki Hosokawa, Ryusuke Egawa, Hiroaki Kobayashi

    共著（国内のみ）

  • A Power-aware LLC Control Mechanism for the 3D-stacked Memory System，IEEE International Conference on 3D System Integration (3DIC2016)，2016年11月

    Ryusuke Egawa, Wataru Uno, Masayuki Sato, Hiroaki Kobayashi, Jubee Tada

    共著（国内のみ）

  • An Adaptive Demotion Policy for High-Associativity Caches，Proceedings of International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2017)，USB 1-6，2017年06月

    Jubee Tada, Masayuki Sato, Ryusuke Egawa

    共著（国内のみ）

  • A Cache Replacement Policy with Considering Global Fluctuations of Priority Values，Proceedings of Sixth International Symposium on Computing and Networking Workshops，383-386，2018年11月

    Jubee Tada

    単著

  • An Adaptive Demotion Policy with considering Temporal Locality，Proceedings of Sixth International Symposium on Computing and Networking Workshops，166-169，2018年11月

    Masahiro Hasegawa, Jubee Tada

    共著（国内のみ）

  • A Cache Replacement Policy with Considering Global Fluctuations of Priority Values，International Journal of Networking and Computing，9(2) 161-170，2019年07月

    Jubee Tada

    単著

  • A Design Scheme for 3-D Stacked CNN Accelerators，IEEE International Conference on 3D System Integration (3DIC2019)，2019年10月

    Jubee Tada, Kazuto Takahashi, Ryusuke Egawa

    共著（国内のみ）

  • A Cache Replacement Policy with Considering Fluctuation Patterns of Total Priority Value，Proceedings of Seventh International Symposium on Computing and Networking Workshops，309-312，2019年11月

    Jubee Tada, Ryosuke Higashi

    共著（国内のみ）

  • A Cache Replacement Policy with Considering Fluctuation Patterns of Total Priority Value，International Journal of Networking and Computing，10(2) 200-212，2020年07月

    Jubee Tada, Ryosuke Higashi

    共著（国内のみ）

  • An Implementation of a Grid Square Codes Generator on a RISC-V Processor，Proceedings of the 2020 Eighth International Symposium on Computing and Networking Workshops (CANDARW2020)，294-297，2020年11月

    Jubee Tada, Keiichi Sato

    共著（国内のみ）

  • An Implementation of a World Grid Square Codes Generator on a RISC-V Processor，Proceedings of the 2021 Ninth International Symposium on Computing and Networking Workshops (CANDARW2021)，309-312，2021年11月

    Rei Watanabe, Jubee Tada, Keiichi Sato

    共著（国内のみ）

  • An Implementation of a Grid Square Codes Generator on a RISC-V Processor，International Journal of Networking and Computing，12(1) 204-217，2022年01月

    Jubee Tada, Keiichi Sato

    共著（国内のみ）

  • An Implementation of a Pattern Matching Accelerator on a RISC-V Processor，Proceedings of the 2022 Tenth International Symposium on Computing and Networking Workshops (CANDARW2022)，273-275，2022年11月

    Riku Takayama, Jubee Tada

    共著（国内のみ）

  • An Implementation of an Instruction Controlled Cache Replacement Policy on a RISC-V Processor， 2023 Eleventh International Symposium on Computing and Networking Workshops (CANDARW)，172-178，2023年11月

    Riku Takayama, Jubee Tada

    共著（国内のみ）

  • Vector Register Sharing Mechanism for High Performance Hardware Acceleration，Parallel and Distributed Processing Techniques. CSCE 2024. Communications in Computer and Information Science, vol 2256. Springer, Cham.，2025年03月

    Tomoaki Tanaka, Michiya Kato, Yasunori Osana, Takefumi Miyoshi, Jubee Tada, Kiyofumi Tanaka, Hironori Nakajo

    共著（国内のみ）

  • 大量データ転送に向けたベクトルレジスタ共有機構を用いたハードウェア・アクセラレータの実装と評価，RECONF2023-29，40-45，2023年09月

    加藤倫也, 田中友章, 田中清史, 長名保範, 三好健文, 多田十兵衛, 中條拓伯

    共著（国内のみ）

  • ベクトルレジスタ共有機構による高速データ転送を活用したハードウェア・アクセラレータの実装と評価，信学技報, RECONF2023-24，18-19，2023年09月

    赤松豪, 田中友章, 田中清史, 長名保範, 三好健文, 多田十兵衛, 中條拓伯

    共著（国内のみ）

  • ハードウェアアクセラレーションのためのベクトルレジスタ共有機構，信学技報, RECONF2022-5 ，26-31，2022年06月

    田中友章, 東良輔, 田中清史, 長名保範, 三好健文, 多田十兵衛, 中條拓伯

    共著（国内のみ）

  • パターンマッチング演算器のRISC-Vプロセッサへの実装，信学技報, RECONF2022-9，122(60) 43-44，2022年06月

    髙山莉空, 多田十兵衛

    共著（国内のみ）

  • 地域メッシュコード生成器のRISC-Vプロセッサへの実装，電子情報通信学会2021年総合大会講演論文集，2020年03月

    多田十兵衛, 佐藤啓一

    共著（国内のみ）

  • 三次元積層型畳み込演算器の高エネルギー効率化，情報処理学会東北支部研究会，2019年03月

    高橋知斗, 多田十兵衛

    共著（国内のみ）

  • 三次元積層型演算アクセラレータの高エネルギー効率化，情報処理学会東北支部研究会，2018年03月

    新木大介, 多田十兵衛

    単著

  • 三次元積層技術による畳み込み演算の省エネルギー化に関する研究，情報処理学会東北支部研究会，2018年03月

    桑崎博司, 多田十兵衛

    単著

  • 三次元積層型浮動小数点積和演算器の回路分割手法の検討，信学技報，115(271) 25-29，2015年10月

    細川磨生, 多田十兵衛, 江川隆輔, 小林広明

    共著（国内のみ）

  • 3次元積層型浮動小数点加算器の設計および評価，再生可能集積システム時限研究会，2012年10月

    斎藤琢哉, 多田十兵衛

    共著（国内のみ）

  • パイプライン化演算器の3次元積層に関する研究，再生可能集積システム時限研究会，2012年10月

    浦山謙太, 多田十兵衛

    共著（国内のみ）

  • 3次元積層型浮動小数点乗算器の回路分割手法に関する研究，信学技報，111(327) 67-72，2011年11月

    川合一茂，多田十兵衛，江川隆輔，小林広明，後藤源助

    共著（国内のみ）

  • 3次元積層型乗算器の回路分割手法に関する研究，信学技報，110(344) 153-158，2010年12月

    坂井一仁，多田十兵衛，江川隆輔，小林広明，後藤源助

    共著（国内のみ）

  • High Performance Hybrid Wave-Pipelined Adder Using Gain Based Delay Model，ICDV2010，131-136，2010年08月

    Truong Tuoi, Jubee Tada, Gensuke Goto

    共著（海外含む）

  • ループアドレスレジスタを用いた命令キャッシュ機構，情報処理学会ARC研究会，2009年10月

    伊藤剛，多田十兵衛，後藤源助

    共著（国内のみ）

  • FPGA構造に適した複素乗算器構造の検討および評価，情報処理学会第71会全国大会講演論文集，2009年03月

    佐藤啓一,多田十兵衛,後藤源助,田村安孝

    共著（国内のみ）

  • ウェーブパイプラインのための遅延調整手法に関する研究，信学技報，107(511) 1-6，2008年03月

    佐野啓一郎,多田十兵衛,江川隆輔,後藤源助

    共著（国内のみ）

  • Reducing the Circuit Size of Multipliers，信学技報，106(314) 45-50，2006年10月

    Tan Jiunn Jong Edwin, Ryusuke Egawa, Jubee Tada, Kenichi Suzuki, Gensuke Goto, Tadao Nakamura

    共著（海外含む）

  • ビットレベル並列性を利用した演算器の小規模化，信学技報，105(352) 31-35，2005年10月

    多田十兵衛, 江川隆輔, 後藤源助, 中村維男

    共著（国内のみ）

  • ＤＣＴ向けプロセッサの構造最適化に関する研究，信学技報，103(578) 13-16，2004年01月

    関根敦司，後藤源助，多田十兵衛

    共著（国内のみ）

  • 可変段数パイプラインを用いた低電力演算器の評価，信学技報，103(509) 11-15，2003年12月

    漆山誠一，多田十兵衛，後藤源助

    共著（国内のみ）

  • MULHIキャッシュの設計と評価，Proceedings of Joint Symposium on Parallel Processing 99，1999年06月

    多田十兵衛，仲池卓也，大庭信之，小林広明，中村維男

    共著（国内のみ）

全件表示 >>

学術関係受賞

  • CANDAR2020 Workshop Best Poster Paper，2020年11月27日，日本国，CANDAR2020 General co-chairs，Jubee Tada, Keiichi Sato

科研費（文科省・学振）獲得実績

  • 基盤研究(C)，2024年04月 ～ 2027年03月，アプリケーションの動的特性に適応可能な高速キャッシュアルゴリズムの開発

  • 基盤研究(B)，2019年04月 ～ 2021年03月，光単側波帯変調の楕円様電界複素振幅軌跡を利用した多重技術の研究

  • 基盤研究(B)，2014年04月 ～ 2017年03月，5.5次元設計時代のグリーンマイクロアーキテクチャの創成

  • 基盤研究(C)，2014年04月 ～ 2017年03月，細粒度分割型三次元積層技術による高エネルギー効率プロセッサの設計空間探索

  • 基盤研究(C)，2012年04月 ～ 2015年03月，物理量の多点同時観測・制御のための多次元ΔΣ変調システム

  • 若手研究(B)，2006年04月 ～ 2008年03月，ビットレベル並列性を利用したウェーブパイプライン化低電力小型演算器の設計

全件表示 >>

研究発表

  • 情報処理学会東北支部研究会，国内会議，2009年03月，ループアドレスレジスタを用いた命令キャッシュ機構，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2008年03月，FPGAにおける小型高速乗算器の開発，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2006年03月，汎用演算器のウェーブパイプライン化，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2006年03月，キャッシュメモリによる演算処理の最適化，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2005年03月，Ｃ言語の構文を生かしたハードウェア記述の方法論，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2005年03月，画像処理向け演算器の検討，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2005年03月，JPEG2000のためのウェーブレット変換実現方法，口頭発表（一般）

  • 情報処理学会東北支部研究会，国内会議，2005年03月，SpecC用テストベンチ生成ツールの作成，口頭発表（一般）

全件表示 >>

 

担当授業科目

全件表示 >>

 

学会・委員会等活動

  • 日本学術振興会，科学研究費補助金　審査委員（基盤研究(C)区分60090：高性能計算関連），2019年12月 ～ 2022年11月

相談に応じられる分野